

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: **07230967** A

(43) Date of publication of application: 29 . 08 . 95

(51) Int. CI

H01L 21/28

H01L 21/28

H01L 21/8238

H01L 27/092

(21) Application number: 06020227

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 17 . 02 . 94

(72) Inventor:

ASHIDA MOTOI YUZURIHA KOJIRO


#### (54) SEMICONDUCTOR DEVICE AND MANUFACTURE **THEREOF**

#### (57) Abstract:

PURPOSE: To obtain a semiconductor device where an opening can be kept large enough in effective area and a polysilicon direct contact part is restrained from increasing in resistance.

CONSTITUTION: A second conductivity-type device is formed on a first conductivity-type substrate 1, a pad layer or a wiring layer of polysilicon 9 or polycide is provided onto the device, and the thickness of an interlayer insulating film 7 between the wiring layers or the pad layers is set equal to the width of the side wall 10 of the device.

COPYRIGHT: (C)1995,JPO





#### (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-230967

(43)公開日 平成7年(1995)8月29日

(51)Int.Cl. 6

識別記号

FΙ

H01L 21/28

L 8826-4M

301

A · 8826-4M

21/8238 27/092

9170-4M

H01L 27/08

321

審査請求 未請求 請求項の数7 OL (全8頁)

(21)出願番号

特願平6-20227

(22)出願日

平成6年(1994)2月17日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 芦田 基

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会

社エル・エス・アイ研究所内

(72)発明者 杠 幸二郎

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会

社エル・エス・アイ研究所内


(74)代理人 弁理士 曾我 道照 (外6名)

## (54)【発明の名称】半導体装置およびその製造方法

#### (57)【要約】

【目的】 この発明は、実効開孔面積を十分に広く構成 することができ、ポリ直コン部分の抵抗値を抑制した半 導体装置を得る。

【構成】 第1導伝型の基板1上に第2導伝型のデバイ スが構成され、デバイス上にポリシリコン9またはポリ サイドによってバッド層または配線層が設けられ、バッ ド層または配線層の相互の層間絶縁膜の膜厚tとデバイ スのサイドウォール10の幅とを同一にした。



1:Pウェル

2:ゲート電極

7:層間絕緣膜

9:ポリ直コン用ポリシリコン

10:第1のサイドウォール

11:第1のn+領域

12:第2のサイドウォール

13:第2のn+領域

#### 【特許請求の範囲】

【請求項1】 第1導伝型の基板上に第2導伝型のデバ イスが構成され、前記デバイス上にポリシリコンまたは、 ポリサイドによってバッド層または配線層が設けられた 半導体装置において、

前記パッド層または前記配線層の相互の層間絶縁膜の膜 厚と前記デバイスのサイドウォール幅とが同一であるこ とを特徴とする半導体装置。

【請求項2】 第1導伝型の基板上に第2導伝型のデバ イスが構成され、前記デバイス上にポリシリコンまたは 10 ポリサイドによってパッド層または配線層が設けられた 半導体装置において、

前記パッド層または前記配線層と前記基板との接続部で の開孔部基板の削り量は、少なくとも一部分で前記基板 の面よりも10nm以上でかつ接合深さ以下であること を特徴とする半導体装置。

【請求項3】 第1導伝型の基板上に第2導伝型のデバ イスが構成され、前記デバイス上にポリシリコンまたは ポリサイドによってパッド層または配線層が設けられた 半導体装置において、

前記パッド層または前記配線層と前記基板との接続部で の開孔部基板の削り量は、少なくとも一部分で活性領域 の接合深さ以上であることを特徴とする半導体装置。

【請求項4】 第1導伝型の基板上に第2導伝型のデバ イスが構成され、前記デバイス上にポリシリコンまたは ポリサイドによってバッド層または配線層が設けられた 半導体装置において、

前記パッド層または前記配線層と前記基板との接続部 で、少なくとも一部分以上で前記デバイスのソースおよ びドレインの活性領域のそれぞれの濃度について、前記 30 接続部下のソースまたはドレインからなる活性層の濃度 の方が他方の活性層に比べて薄いことを特徴とする半導 体装置。

【請求項5】 第1導伝型の基板上に第2導伝型のデバ イスが構成され、前記デバイス上にポリシリコンまたは ポリサイドによってバッド層または配線層が設けられた 半導体装置において、

ゲート電極と前記パッド層または前記配線層との間の水 平方向の絶縁は、前記パッド層または前記配線層と前記 基板との接続部で、且つ前記デバイスの少なくとも一部 40 分で、サイドウォールのみで実現されていることを特徴 とする半導体装置。

【請求項6】 第1導伝型の基板上に第2導伝型のデバ イスが構成され、前記デバイス上にポリシリコンまたは ポリサイドによってバッド層または配線層が設けられた 半導体装置の製造方法において、

前記パッド層または前記配線層は、前記基板との接続部 での前記デバイスの同一ゲートの両側のサイドウォール を形成するときのエッチングプロセスが各サイドウォー ル毎にそれぞれ異なる工程で形成されたことを特徴とす 50 ら、図7に示した従来の半導体装置の製造工程について

る半導体装置の製造方法。

【請求項7】 第1導伝型の基板上に第2導伝型のデバ イスが構成され、前記デバイス上にポリシリコンまたは ポリサイドによってバッド層または配線層が設けられた 半導体装置の製造方法において、

前記パッド層または前記配線層と前記基板との接続部の 開孔部に露出する分離酸化膜をすべて削ることを特徴と する半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明はたとえばСМОSデバ イス等が構成されて多結晶シリコン (ポリシリコン) に よる直接コンタクト(以下、ポリ直コンという)を有す る半導体装置およびその製造方法に関し、特にポリ直コ ン部分の抵抗値を抑制した半導体装置およびその製造方 法に関するものである。

#### [0002]

【従来の技術】近年、高集積化が進みつつあるСМОS **デバイスを構成する半導体装置において、A1 (アルミ** 20 ニウム) コンタクトを直接シリコン基板に接続すること が困難になりはじめている。このような半導体装置に適 用される有効なコンタクト構造は、ポリ直コンからなる ポリシリコンパッド構造であり、基板からポリシリコン 層(または、ポリサイド層)でトランジスタのゲート電 極の上層まで同電位層を引き上げ、その部分にA1コン タクトを取るものである。

【0003】図7はたとえばN-ch (Nチャネル)ト ランジスタ上へのポリパッド構造を有する従来の半導体 装置 (MOSデバイス) のポリシリコンによる直接コン タクト (以下、ポリ直コンという) の構造を示す断面図 であり、図8(a)~(d)は図7に示した半導体装置 の製造工程を示すフロー断面図である。

【0004】図において、1は半導体装置の基板となる Pウェル、2はPウェル1上に形成された一対のゲート 電極、3はPウェル1と各ゲート電極2との間に介在さ れたゲート絶縁膜、4はゲート電極2の側面に形成され たサイドウォール、5はゲート絶縁膜3の周辺のPウェ ル1上に形成されたn 領域(拡散層)、6はn 領域5 の周辺のPウェル1上に形成されたn'領域 (拡散層) である。

【0005】7はn'領域6およびサイドウォール4な らびにゲート電極2の上面の一部を覆うポリ直コン下の 層間絶縁膜、8は各ゲート電極2の間のn 領域4を覆 **うように形成された層間絶縁膜7のエッチング枠残渣、** 9は各ゲート電極2間のn'領域6およびエッチング枠 残渣8ならびにゲート電極2の一部を覆うように形成さ れた直コン用ポリシリコン、14は製造工程中に層間絶 縁膜7上に形成されるレジストである。

【0006】次に、図8のフロー断面図を参照しなが・

説明する。まず、図8 (a) のように、N-chトラン ジスタのチャネル領域すなわちPウェル1を形成した 後、ゲート絶縁膜3を堆積し、続いてゲート電極2をパ ターンニングした後、ゲート電極2をマスクにしてイオ ン注入により n 領域 5 を形成する。

【0007】次に、図8 (b) のように、N-chトラ ンジスタのサイドウォール4を形成し、再度、イオン注 入により、n'領域6を形成する。次に、図8 (c) の ように、n<sup>-</sup> 領域5およびn<sup>+</sup> 領域6ならびにゲート電極 2の一部を含む上層に、100nm~300nmの層間 10 絶縁膜7を堆積し、その上にレジスト14を堆積し、さ らに、各ゲート間の活性領域が充分に存在しない部分 に、ポリバッド電極を取り出すために孔Hを設ける。

【0008】孔Hは、周知のフォトリソグラフィ法を用 いて形成されるが、実効開孔は、ゲート電極段差を利用 したセミセルフアラインの開孔となる。このとき、層間 絶縁膜7の厚さ分(100nm~300nm)の絶縁膜 のエッチング枠残渣8がサイドウォール4の外側に形成 される。

【0009】最後に、図8 (d) のように、ポリパッド 20 電極(ポリ直コン)用のポリシリコン9を堆積し、周知 のフォトリソグラフィ法でパターンニング後、エッチン グし、熱活性化させることでポリシリコンパッドを形成 する。

#### [0010]

【発明が解決しようとする課題】従来の半導体装置およ びその製造方法は以上のように、ポリバッド構造 (ポリ 直コン部分)の実効開孔Hの面積が、サイドウォール4 に加えて層間絶縁膜7のエッチング枠残渣8の分が付加 されるため、極めて狭まくなり、ポリ直コン抵抗を上昇 させてしまうという問題点があった。一方、ポリパッド (ポリ直コン) 用のポリシリコン9をLPCVDで堆積 する場合、界面部に巻き込み酸化による界面酸化膜が意 図せずに形成され、ポリ直コン抵抗を非オーミックに し、さらにポリ直コン抵抗上昇を起こすという問題点が あった。

【0011】この発明は上記のような問題点を解決する ためになされたもので、実効開孔面積を十分に広く構成 することにより、ポリ直コン部分の抵抗値を抑制した半 導体装置およびその製造方法を得ることを目的とする。 [0012]

【課題を解決するための手段】この発明の請求項1に係 る半導体装置は、第1導伝型の基板上に第2導伝型のデ バイスが構成され、デバイス上にポリシリコンまたはポ リサイドによってバッド層または配線層が設けられ、バ ッド層または配線層の相互の層間絶縁膜の膜厚とデバイ スのサイドウォール幅とを同一にしたものである。

【0013】また、この発明の請求項2に係る半導体装 置は、第1導伝型の基板上に第2導伝型のデバイスが構

よってバッド層または配線層が設けられ、バッド層また は配線層と基板との接続部での開孔部基板の削り量を、 少なくとも一部分で基板の面よりも10nm以上でかつ 接合深さ以下にしたものである。

【0014】また、この発明の請求項3に係る半導体装 置は、第1導伝型の基板上に第2導伝型のデバイスが構 成され、デバイス上にポリシリコンまたはポリサイドに よってパッド層または配線層が設けられ、パッド層また は配線層と基板との接続部での開孔部基板の削り量を、 少なくとも一部分で活性領域の接合深さ以上にしたもの である。

【0015】また、この発明の請求項4に係る半導体装 置は、第1導伝型の基板上に第2導伝型のデバイスが構 成され、デバイス上にポリシリコンまたはポリサイドに よってパッド層または配線層が設けられ、パッド層また は配線層と基板との接続部で、少なくとも一部分以上で デバイスのソースおよびドレインの活性領域のそれぞれ の濃度について、接続部下のソースまたはドレインから なる活性層の濃度を他方の活性層に比べて薄くしたもの である。

【0016】また、この発明の請求項5に係る半導体装 置は、第1導伝型の基板上に第2導伝型のデバイスが構 成され、デバイス上にポリシリコンまたはポリサイドに よってパッド層または配線層が設けられ、ゲート電極と バッド層または配線層との間の水平方向の絶縁は、バッ ド層または配線層と基板との接続部で、且つデバイスの 少なくとも一部分で、サイドウォールのみで実現されて いるものである。

【0017】また、この発明の請求項6に係る半導体装 置の製造方法は、第1導伝型の基板上に第2導伝型のデ バイスが構成され、デバイス上にポリシリコンまたはポ リサイドによってバッド層または配線層が設けられ、バ ッド層または配線層は、基板との接続部でのデバイスの 同一ゲートの両側のサイドウォールを形成するときのエ ッチングプロセスが各サイドウォール毎にそれぞれ異な る工程で形成されたものである。

【0018】また、この発明の請求項7に係る半導体装 置の製造方法は、第1導伝型の基板上に第2導伝型のデ バイスが構成され、デバイス上にポリシリコンまたはポ リサイドによってバッド層または配線層が設けられ、バ ッド層または配線層と基板との接続部の開孔部に露出す る分離酸化膜をすべて削るものである。

#### [0019]

40

【作用】この発明においては、ゲート電極を形成した 後、層間絶縁膜をサイドウォールの膜厚と同一に堆積さ せ、続いて、周知のフォトリソグラフィ法を用いてパタ ーンニングした後、セミセルフアライン法によって開孔 部を形成する。このとき、開孔部に層間絶縁膜の枠がで きるがこれを第1のサイドウォールとして利用する。次 成され、デバイス上にポリシリコンまたはポリサイドに 50 に、第1のn'領域を形成するためにイオン注入を行

い、ポリシリコンをバターンニングし、これをマスクと して第2のサイドウォールを形成することで、ゲート電 極上のポリバッド構造 (ポリ直コン) を形成する。

【0020】これにより、ポリ直コン開孔部内の面積を減少させていた酸化膜の枠分が、サイドウォールおよび層間絶縁膜を兼用することで面積が拡大され、ポリ直コンの抵抗値を低減することができる。また、従来では下地濃度に依存して増速酸化による巻き込み酸化が顕著に表われていたが、この発明によれば下地濃度を任意に設定できるため、巻き込み酸化を制御できオーミック性を10示すポリ直コンが得られ、結果として低抵抗化することができる。

【0021】また、この発明の請求項2および請求項3においては、シリコンエッチングにより、ポリシリコンと基板との接触面積をさらに増大させてポリ直コンの抵抗値を低減させる。

【0022】また、この発明の請求項4においては、第1の活性層 ( $n^{\dagger}$ 領域) の濃度を第2の活性層の濃度よりも小さく設定し、ポリシリコン堆積時の巻き込み酸化の影響を低減させる。

【0023】また、この発明の請求項5および請求項7においては、分離酸化膜を全て除去することにより、ポリシリコンと基板との接触面積をさらに増大させて低抵抗化を実現する。

#### [0024]

### 【実施例】

実施例1.以下、この発明の実施例1 (請求項1および 請求項6に対応)を図に基づいて説明する。図1はこの 発明の実施例1による半導体装置の一部分の最終構造を 示す断面図であり、図2(a)~(b)は図1の半導体 30 装置の製造工程を示すフロー断面図である。

【0025】図において、1~3、5、7、9、14およびHは前述と同様のものであり、10および12はサイドウォール4に対応し、11および13はn'領域6に対応している。10はゲート電極2間の側面に形成された第1のサイドウォール、11はゲート電極2間のPウェル1上に形成された第1のn'領域、12は各ゲート電極2の外側の側面に形成された第2のサイドウォール、13は各ゲート電極2の外側のPウェル1上に形成された第2のn'領域である。

【0026】次に、図2を参照しながら、前述と同様に、N-chトランジスタ上にポリシリコンパッド構造(ポリ直コン)を形成する場合を例にとり、この発明の実施例1による半導体装置の製造方法について説明する。

【0027】まず、図2(a)のように、半導体装置の基板となるPウェル1の領域を形成し、続いてPウェル1上にゲート絶縁膜3を形成し、ゲート絶縁膜3上にゲート電極2を形成し、ゲート電極2の周辺のPウェル1上にn<sup>-</sup>領域5を形成し、さらにこれらの上層にサイド

【0028】次に、図2(b)のように、層間絶縁膜7の上にレジスト14を堆積し、周知のフォトリソグラフィ法によってパターンニングした後、セミセルフアライン法により孔Hを形成して開孔する。この開孔によって孔Hの内側に第1のサイドウォール10を形成し、その後、イオン(n')注入によって、孔H内のPウェル1上に第1のn'領域11を形成する。

【0029】次に、図2(c)のように、孔Hの内側を覆うようにポリ直コン用のポリシリコン9を堆積し、パターンニングする。最後に、図2(d)のように、ポリシリコン9をマスクとして酸化膜エッチバックを行うことにより、各ゲート電極2の外側に第2のサイドウォール12を形成し、第2のサイドウォール12を形成し、第2のサイドウォール12を形成し、第2のサイドウォール13を形成する。

【0030】このように、N-chトランジスタのゲート電極2を形成した後、層間絶縁膜7を第1のサイドウォール10の膜厚tに等しくして堆積させて、第1のサイドウォール10および層間絶縁膜7を同一層で形成し、開孔部をパターンニングした後、セミセルファライン法によって開孔し、開孔部に形成された層間絶縁膜7の枠を第1のサイドウォール10として利用する。続いて、第1のn、領域11を形成するためにイオン注入を行うが、この注入量は、孔Hの中のみに独立に設定できる特徴を有する(図2(a)および(b)参照)。

【0031】次に、ポリシリコン9をバターンニングし、これをマスクとして第2のサイドウォール12を形成することで、ゲート電極2上のポリバッド構造(ポリ直コン)を形成することができる(図2(c)および(d)参照)。この結果、従来においてポリ直コン開孔部内の面積を減少させていた酸化膜のエッチング枠残渣分が、サイドウォール10および層間絶縁膜7を兼用することにより面積拡大することができ、ポリ直コンの抵抗値を低減できることができる。

【0032】一方、従来方法では下地濃度に依存して増 40 速酸化による巻き込み酸化が顕著に表われていたが、こ の発明の実施例1による方法では、下地濃度を任意に設 定することができるため、巻き込み酸化を制御すること ができ、オーミック性を示すポリ直コンが得られ、結果 として低抵抗化することができる。したがって、接続時 の電圧降下が抑制され、信頼性の高い半導体装置を実現 することができる。

【0033】実施例2.なお、上記実施例1では、ポリ 直コン開孔時において、酸化膜エッチングのみを行った が、酸化膜エッチング後に、シリコンエッチングを加え 50 て基板をエッチングし、更に接触面積を増大させてもよ

8

い。図3はシリコンエッチングを加えたこの発明の実施例2 (請求項2および請求項3に対応)による半導体装置を示す側断面図である。この場合、ポリシリコン9が Pウェル1の上面よりも深く形成されており、これにより、接触面積がさらに増大する。

【0034】たとえば、ポリシリコン9(または、ポリサイド)によって形成されたバッド層(または、配線層)と基板との接続部での開孔部基板の削り量は、少なくとも一部分で基板の面よりも10nm以上でかつ接合深さ以下、または、活性領域の接合深さ以上に設定され 10る。

【0035】実施例3.また、上記実施例1では、第1 および第2のn'領域11および13のイオン注入量について特に言及しなかったが、第1のn'領域11の注入量を第2のn'領域13の注入量よりも少なくし、ポリシリコン9のデポ(堆積)時の巻き込み酸化の影響を低減するようにしてもよい。

【0036】図4は第1のn'領域11の注入量を第2のn'領域13の注入量よりも少なくしたこの発明の実施例4(請求項4に対応)による半導体装置を示す側断 20面図である。この場合、第1のn'領域(活性層)11のn'濃度n'(1)は、第2のn'領域13のn'濃度n'(2)よりも小さく設定されている。

【0037】実施例4.上記実施例3は、上記実施例2 においても同様に適用することができる。

【0038】実施例5.また、実施例1において、ポリ直コンの開孔時に分離酸化膜を残すようにしたが、ポリ直コン開孔内に分離領域を包含する場合、分離酸化膜をもエッチングして除去することで開孔面積を拡大させるようにしてもよい。図5は分離酸化膜を削除したこの発 30明の実施例5 (請求項5および請求項7に対応)による半導体装置を示す平面図であり、15はポリ直コン、16は分離酸化膜、17はゲート電極、18は分離酸化膜16の削除部分である。

【0039】実施例6.また、実施例1による半導体装置を、接合リークが許容できるGND部(ポリ直コン)に利用してもよい。図6はこの発明の実施例5による半導体装置を示す平面図であり、SRAMメモリセルの一部を示す。図において、19はGND配線、Tr1~Tr4はトランジスタである。このように、GND部にポ 40リ直コンを用いた場合、GND電位の浮き上がりを抑制することができる。

【0040】実施例7.また、実施例2による半導体装置を、接合リークが許容できるGND部(直コン)に利用してもよい。

【0041】実施例8. さらに、同様に、実施例3または実施例4による半導体装置を、接合リークが許容できるGND部(直コン)に利用してもよい。

[0042]

【発明の効果】以上のようにこの発明の請求項1によれ 50

ば、第1導伝型の基板上に第2導伝型のデバイスが構成され、デバイス上にポリシリコンまたはポリサイドによってバッド層または配線層が設けられ、バッド層または配線層の相互の層間絶縁膜の膜厚とデバイスのサイドウォール幅とを同一にしたので、実効開孔面積を十分に広く構成することができ、ポリ直コン部分の抵抗値を抑制した半導体装置が得られる効果がある。

【0043】また、この発明の請求項2によれば、第1 導伝型の基板上に第2導伝型のデバイスが構成され、デバイス上にポリシリコンまたはポリサイドによってバッド層または配線層が設けられ、バッド層または配線層と基板との接続部での開孔部基板の削り量を、少なくとも一部分で基板の面よりも10nm以上でかつ接合深さ以下にしたので、実効開孔面積を十分に広く構成することができ、ポリ直コン部分の抵抗値を抑制した半導体装置が得られる効果がある。

【0044】また、この発明の請求項3によれば、第1 導伝型の基板上に第2導伝型のデバイスが構成され、デ バイス上にポリシリコンまたはポリサイドによってパッ ド層または配線層が設けられ、バッド層または配線層と 基板との接続部での開孔部基板の削り量を、少なくとも 一部分で活性領域の接合深さ以上にしたので、実効開孔 面積を十分に広く構成することができ、ポリ直コン部分 の抵抗値を抑制した半導体装置が得られる効果がある。 【0045】また、この発明の請求項4によれば、第1 導伝型の基板上に第2導伝型のデバイスが構成され、デ バイス上にポリシリコンまたはポリサイドによってバッ ド層または配線層が設けられ、バッド層または配線層と 基板との接続部で、少なくとも一部分以上でデバイスの ソースおよびドレインの活性領域のそれぞれの濃度につ いて、接続部下のソースまたはドレインからなる活性層 の濃度を他方の活性層に比べて薄くしたので、実効開孔 面積を十分に広く構成することができ、ポリ直コン部分 の抵抗値を抑制するとともに、ポリシリコン堆積時の巻 き込み酸化の影響を低減させた半導体装置が得られる効 果がある。

【0046】また、この発明の請求項5によれば、第1 導伝型の基板上に第2導伝型のデバイスが構成され、デバイス上にポリシリコンまたはポリサイドによってバッ ド層または配線層が設けられ、ゲート電極とバッド層または配線層との間の水平方向の絶縁は、バッド層または配線層とあび接続部で、且つデバイスの少なくとも一部分で、サイドウォールのみで実現されているので、 実効開孔面積を十分に広く構成することができ、ポリ直コン部分の抵抗値を抑制した半導体装置が得られる効果がある。

【0047】また、この発明の請求項6によれば、第1 導伝型の基板上に第2導伝型のデバイスが構成され、デ バイス上にポリシリコンまたはポリサイドによってバッ ド層または配線層が設けられ、バッド層または配線層

10

は、基板との接続部でのデバイスの同一ゲートの両側の サイドウォールを形成するときのエッチングプロセスが 各サイドウォール毎にそれぞれ異なる工程で形成される ようにしたので、実効開孔面積を十分に広く構成するこ とができ、ポリ直コン部分の抵抗値を抑制した半導体装 置の製造方法が得られる効果がある。

【0048】また、この発明の請求項7によれば、第1 導伝型の基板上に第2導伝型のデバイスが構成され、デ バイス上にポリシリコンまたはポリサイドによってバッ ド層または配線層が設けられ、バッド層または配線層と 10 基板との接続部の開孔部に露出する分離酸化膜をすべて 削るようにしたので、実効開孔面積を十分に広く構成す ることができ、ポリ直コン部分の抵抗値を抑制した半導 体装置の製造方法が得られる効果がある。

#### 【図面の簡単な説明】

【図1】この発明の実施例1 (請求項1に対応) による 半導体装置の最終構造を示す側断面図である。

【図2】この発明の実施例1 (請求項6に対応)による 半導体装置の製造方法を示すフロー断面図である。

【図3】この発明の実施例2(請求項2および請求項3 20 に対応)による半導体装置の最終構造を示す側断面図である。

【図4】この発明の実施例3 (請求項4に対応)による

半導体装置の最終構造を示す側断面図である。

【図5】この発明の実施例5 (請求項5および請求項7 に対応)による半導体装置の構造を示す平面図である。

【図6】この発明の実施例6による平面構造図である。

【図7】従来の半導体装置の最終構造を示す側断面図である。

【図8】従来の半導体装置の製造方法を示すフロー断面 図である。

#### 【符号の説明】

1 Pウェル

2、17 ゲート電極

7 層間絶縁膜

9 ポリシリコン (ポリ直コン)

10 第1のサイドウォール

11 第1のn<sup>+</sup> 領域 (拡散層)

12 第2のサイドウォール

13 第2のn<sup>+</sup> 領域 (拡散層)

15 ポリ直接コン


16 分離酸化膜

18 削除部分

H 孔

t サイドウォール膜厚

【図1】



1: Pウェル

2:ゲート電極

7:層間絶縁膜

9:ポリ直コン用ポリシリコン


10:第1のサイドウォール

11:第1のn+領域


12:第2のサイドウォール

13:第20n+領域

[図3]




【図4】




n<sup>+</sup>濃度: n<sup>+</sup>(1) < n<sup>+</sup>(2)


[図2]



t:サイドウォール膜厚




H:孔



(d)

【図5】




15:ポリ直コン

16:分離酸化膜


17:ゲート電極

18:削除部分

【図7】



【図6】



【図8】

